嘿?菠蘿—讓制造更便捷

幹貨資訊
pcb線路板快速打樣公司:PCB阻抗控制詳解

  随着 PCB 信号切换速度不断增长,当今的 PCB 设计厂商需要理解和控制 PCB 迹线的阻抗。相应于现代数字电路较短的信号传输时间和较高的时钟速率,PCB 迹线不再是简单的连接,而是传输线。

  在实际情况中,需要在数字边际速度高于1ns或模拟频率超过300Mhz时控制迹线阻抗。PCB 迹线的关键参数之一是其特性阻抗(即波沿信号传输线路传送时电压与电流的比值)。印制电路板上导线的特性阻抗是电路板设计的一个重要指标,特别是在高频电 路的PCB设计中,必须考虑导线的特性阻抗和器件或信号所要求的特性阻抗是否一致,是否匹配。这就涉及到两个概念:阻抗控制与阻抗匹配,本文重点讨论阻抗控制和叠层设计的问题。

  阻抗控制

  阻抗控制(eImpedance Controling),线路板中的导体中会有各种信号的传递,为提高其传输速率而必须提高其频率,线路本身若因蚀刻,叠层厚度,导线宽度等不同因素,将会造成阻抗值得变化,使其信号失真。故在高速线路板上的导体,其阻抗值应控制在某一范围之内,称为“阻抗控制”。

  PCB 迹线的阻抗将由其感应和电容性电感、电阻和电导系数确定。影响PCB走线的阻抗的因素主要有: 铜线的宽度、铜线的厚度、介质的介电常数、介质的厚度、焊盘的厚度、地线的路径、走线周边的走线等。PCB 阻抗的范围是 25 至120 欧姆。

  在实际情况下,PCB 传输线路通常由一个导线迹线、一个或多个参考层和绝缘材质组成。迹线和板层构成了控制阻抗。PCB 将常常采用多层结构,并且控制阻抗也可以采用各种方式来构建。但是,无论使用什么方式,阻抗值都将由其物理结构和绝缘材料的电子特性决定:

  信號迹線的寬度和厚度

  迹線兩側的內核或預填材質的高度

  迹線和板層的配置

  內核和預填材質的絕緣常數

  PCB傳輸線主要有兩種形式:微帶線(Microstrip)與帶狀線(Stripline)。

  微帶線(Microstrip):

  微带线是一根带状导线,指只有一边存在参考平面的传输线,顶部和侧边都曝置于空气中(也可上敷涂覆层),位于绝缘常数 Er 线路板的表面之上,以电源或接地层为参考。如下图所示:

  


  注意:在實際的PCB制造中,板廠通常會在PCB板的表面塗覆一層綠油,因此在實際的阻抗計算中,通常對于表面微帶線采用下圖所示的模型進行計算:

  


  帶狀線(Stripline):

  帶狀線是置于兩個參考平面之間的帶狀導線,如下圖所示,H1和H2代表的電介質的介電常數可以不同。

  


  上述兩個例子只是微帶線和帶狀線的一個典型示範,具體的微帶線和帶狀線有很多種,如覆膜微帶線等,都是跟具體的PCB的疊層結構相關。

  用于計算特性阻抗的等式需要複雜的數學計算,通常使用場求解方法,其中包括邊界元素分析在內,因此使用專門的阻抗計算軟件SI9000,我們所需做的就是控制特性阻抗的參數:

  絕緣層的介電常數Er、走線寬度W1、W2(梯形)、走線厚度T和絕緣層厚度H。

  對于W1、W2的說明:

  

  此處的W=W1,W1=W2.

  規則:W1=W-A

  W—-設計線寬

  A—–Etch loss (见上表)

  走線上下寬度不一致的原因是:PCB板制造過程中是從上到下而腐蝕,因此腐蝕出來的線呈梯形。

  走線厚度T與該層的銅厚有對應關系,具體如下:

  銅厚

  COPPER THICKNESS

  Base copper thk For inner layer For outer layer

  H OZ 0.6mil 1.8mil

  1 OZ 1.2MIL 2.5MIL

  2 OZ 2.4MIL 3.6MIL

  綠油厚度:

  *因綠油厚度對阻抗影響較小,故假定爲定值0.5mil。

  我們可以通過控制這幾個參數來達到阻抗控制的目的,下面以安維的底板PCB爲例說明阻抗控制的步驟和SI9000的使用:

  底板PCB的疊層爲下圖所示:

  



  


  第二層爲地平面,第五層爲電源平面,其余各層爲信號層。

  各層的層厚如下表所示:


  說明:中間各層間的電介質爲FR-4,其介電常數爲4.2;頂層和底層爲裸層,直接與空氣接觸,空氣的介電常數爲1。

  需要進行阻抗控制的信號爲:

  DDR的數據線,單端阻抗爲50歐姆,走線層爲TOP和L2、L3層,走線寬度爲5mil。

  時鍾信號CLK和USB數據線,差分阻抗控制在100歐姆,走線層爲L2、L3層,走線寬度爲6mil,走線間距爲6mil。

  對于計算精度的說明:

  1、對于單端阻抗控制,計算值等于客戶要求值;

  2、對于其他特性阻抗控制:

  對于其它所有的阻抗設計(包括差別和特性阻抗)

  *計算值與名義值差別應小于的阻抗範圍的10%:

  例如:客戶要求:60+/-10%ohm

  阻抗範圍=上限66-下限54=12ohms

  阻抗範圍的10%=12X10%=1.2ohms

  


  計算值必須在紅框範圍內。其余情況類推。

  下面利用SI9000計算是否達到阻抗控制的要求:

  首先計算DDR數據線的單端阻抗控制:

  TOP层:铜厚为0.5OZ,走线宽度为5MIL,距参考平面的距离为3.8MIL,介电常数为4.2。选择模型,代入参数,选择lossless calculation,如图所示:
  



  計算得到單端阻抗爲Zo=55.08ohm,與要求相差5歐姆。根據板廠的反饋,他們將走線寬度改爲6MIL以達到阻抗控制,經過驗證,在寬度W2=6MIL,W1=7MIL的情況下,計算得到的單端阻抗爲Zo=50.56歐姆,符合設計要求。

  L2層:在L2層的走線模型如下圖所示:

  


  代入參數進行計算得到如下圖所示:

  


  計算得到單端阻抗爲Zo=50.59歐姆,符合設計要求。

  同理可以得到L3層的單端阻抗,在此不再贅述。

  下面計算差分阻抗控制:

  由PCB設計可知,底板PCB中時鍾走線在L3層,USB數據線在L2層,走線寬度均爲6MIL,間距爲6MIL。

  時鍾信號選擇的模型如下所示:

  


  按照提供給板廠的數據計算得到的結果如下圖所示:

  


  根據板廠的反饋,差分阻抗只能做到85歐姆,與計算結果接近(他們可以微調板層厚度,但不能調線)。但是改變線間距爲12MIL時,計算得到的差分阻抗爲92.97歐姆,再將線寬調爲5MIL時,差分阻抗爲98.99歐姆,基本符合設計要求。

  經驗小結

  1、當差分走線在中間信號層走線時,差分阻抗的控制比較困難,因爲精度不夠,就是說改變介質層厚度對差分阻抗的影響不大,只有改變走線的間距才對差分阻抗影響較大。但是當走線在頂層或底層時,差分阻抗就比較好控制,很容易達到設計要求,通過實際計算發現,重要的信號線最好走表層,容易進行阻抗控制,尤其是時鍾信號差分對。

  2、在PCB設計之前,首先必須通過阻抗計算,把PCB的疊層參數確定,如各層的銅厚,介質層的厚度等等,還有差分走線的寬度和間距都需要事先計算得出,這些就是PCB的前端仿真,保證重要的信號線的阻抗控制滿足設計要求。

  3、關于介電常數Er的問題:

  以我们使用最多的FR-4介质的材料板为例:实际多层板是芯板和压合树脂层堆叠而成,其芯板本身也是由半固化片组合而成。常用的三种半固化片技术指标如下表1 所示。

  

  半固化片组合的介电常数不是简单的算术平均,甚至在构成微带线和带状线时的Er值也有所不同。另一方面,FR-4的Er也随信号频率的变化有一定改变,不过在1GHz 以下一般认为FR-4 材料的Er 值约4.2。通常计算时采用4.2。

  4、在实际的阻抗控制中,一般采用介质为FR-4,其Er约4.2,线条厚度t对阻抗影响较小,实际主要可以调整的是H和W,W(设计线宽)一般情况下是 由设计人员决定的,但在设计时应充分考虑线宽对阻抗的配合性和实际加工精度。当然,采用较小的W 值后线条厚度t 的影响就不容忽视了。H(介质层厚度)对阻抗控制的影响最大,实际H 有两类情况:一种是芯板,材料供应商所提供的板材中H的厚度也是由以上三种半固化片组合而成,但其在组合的过程中必然会考虑三种材料的特性,而绝非无条件 的任意组合,因此板材的厚度就有了一定的规定,形成了一个相应的清单,同时H 也有了一定的限制。如0.17mm 1/1的芯板为 2116 ×1,0.4mm 1/1的芯板为1080×2+7628×1等。另一种是多层板中压合部分的厚度:其方法基本上与前相同但需注意铜层的损失。如内电层间用半固化片进行填 充,因在制作内层的过程中铜箔被蚀刻掉的部分很少,则半固化片中树脂对该区的填充亦很少,则半固化片的厚度损失可忽略。反之,如信号层之间用半固化片进行 填充,由于铜箔被蚀刻掉的部分较多,则半固化片的厚度损失会很大且难以估计。因此,有人建议在内层的信号层要求铺铜以减少厚度损失。(上述资料来源于:P C B 高速数字设计中的阻抗控制(西南电子电信技术研究所 陈飞))

  5、特征阻抗與傳輸線的寬度是成反比的,寬度越寬,阻抗越低,反之則阻抗更高。

  6、在有些板的設計要求中對板層厚度有限制時,此時要達到比較好的阻抗控制,采用好的疊層設計非常關鍵。從實際的計算中可以得出以下結論:

  a. 每个信号层都要有参考平面相邻, 能保证其阻抗和信号质量;

  b. 每个电源层都要有完整的地平面相邻, 使得电源的性能得以较好的保证;

  7、關于差分走線的線寬和間距對阻抗控制的討論:

  通過軟件計算發現,改變差分對的間距對阻抗控制的影響較大,但是這裏涉及到另一個問題,就是差分對的耦合問題。

  差分对耦合的主要目的是增强对外界的抗干扰能力和抑止EMI。耦合分为紧耦合方式( 即差分对线间距小于或等于线宽) 和松耦合方式。

  如果能保证周围所有的走线离差分对较远(比如远远大于3 倍的线宽),那么差分走线可以不用保证紧密的耦合,最关键的是保证走线长度相等即可。(可以参见Johnson 的信号完整性网站上的关于差分走线的阐述,他就要求他的layout 工程师将差分线离得较远,这样可以方面绕线)。只是目前大多数多层高速的PCB 板走线空间很紧密,根本无法将差分走线和其它走线隔离开来,所以这时候保持紧密的耦合以增加抗干扰能力是应该的。

  緊耦合不是差分走線的必要條件,但是在空間不夠時走線采用緊耦合方式能夠增強差分走線的抗幹擾能力。因此,對于差分對的阻抗控制問題,怎麽調節各個參數需要綜合考慮上述因素,擇優選擇。一般情況下不輕易調整差分對的間距和線寬。

  延伸:差分對走線的PCB要求

  (1)確定走線模式、參數及阻抗計算。差分對走線分外層微帶線差分模式和內層帶狀線差分模式兩種,通過合理設置參數,阻抗可利用相關阻抗計算軟件(如POLAR-SI9000)計算也可利用阻抗計算公式計算。

  (2)走平行等距线。确定走线线宽及间距,在走线时要严格按照计算出的线宽和间距,两线间距要一直保持不变,也就是要保持平行。平行的方式有两种: 一种为两条线走在同一线层(side-by-side),另一种为两条线走在上下相两层(over-under)。一般尽量避免使用后者即层间差分信号, 因为在PCB板的实际加工过程中,由于层叠之间的层压对准精度大大低于同层蚀刻精度,以及层压过程中的介质流失,不能保证差分线的间距等于层间介质厚度, 会造成层间差分对的差分阻抗变化。困此建议尽量使用同层内的差分。

  (3).緊耦合原則。

  在計算線寬和間距時最好遵守緊耦合的原則,也就是差分對線間距小于或等于線寬。當兩條差分信號線距離很近時,電流傳輸方向相反,其磁場相互抵消,電場相互耦合,電磁輻射也要小得多。

  (4).走短線、直線。

  爲確保信號的質量,差分對走線應該盡可能地短而直,減少布線中的過孔數,避免差分對布線太長,出現太多的拐彎,拐彎處盡量用45°或弧線,避免90°拐彎。

  (5).不同差分線對間處理。

  差分對對走線方式的選擇沒有限制,微帶線和帶狀線均可,但是必須注意要有良好的參考平面。對不同差分線之間的間距要求間隔不能太小,至少應大于3~5倍差分線間距。必要時在不同差分線對之間加地孔隔離以防止相互問的串擾。

  (6).遠離其它信號。

  對差分對信號和其它信號比如TTL信號,最好使用不同的走線層,如果因爲設計限制必須使用同一層走線,差分對和TTL的距離應該足夠遠,至少應該大于3~5倍差分線間距。

  (7).差分信號不可以跨平面分割。

  盡管兩根差分信號互爲回流路徑,跨分割不會割斷信號的回流,但是跨分割部分的傳輸線會因爲缺少參考平面而導致阻抗的不連續(如圖箭頭處所示,其中GND1、GND2爲LVDS相鄰的地平面)。

  8、PADS LAYOUT中层定义选项卡各个参数的解释说明:

  


  coating表示涂覆层,如果没有涂覆层,就在thickness 中填0,dielectric(介电常数)填1(空气)。

  substrate表示基板層,即電介質層,一般采用FR-4,厚度是通過阻抗計算軟件計算得到,介電常數爲4.2(頻率小于1GHz時)。

  點擊Weight(oz)項,可以設定鋪銅的銅厚,銅厚決定了走線的厚度。

  9、絕緣層的Prepreg/Core的概念:

  PP(prepreg)是種介質材料,由玻璃纖維和環氧樹脂組成,core其實也是PP類型介質,只不過他的兩面都覆有銅箔,而PP沒有,制作多層板時,通常將CORE和PP配合使用,CORE與CORE之間用PP粘合。

  10、PCB疊層設計中的注意事項:

  (1)、翹曲問題

  PCB的疊層設計要保持對稱,即各層的介質層厚、鋪銅厚度上下對稱,拿六層板來說,就是TOP-GND與BOTTOM-POWER的介質厚度和銅厚一致,GND-L2與L3-POWER的介質厚度和銅厚一致。這樣在層壓的時候不會出現翹曲。

  (2)、信號層應該和鄰近的參考平面緊密耦合(即信號層和鄰近敷銅層之間的介質厚度要很小);電源敷銅和地敷銅應該緊密耦合。

  (3)、在很高速的情況下,可以加入多余的地層來隔離信號層,但建議不要多家電源層來隔離,這樣可能造成不必要的噪聲幹擾。

  (4)、典型的疊層設計層分布如下表所示:

  


  (5)、層的排布一般原則:

  元件面下面(第二層)爲地平面,提供器件屏蔽層以及爲頂層布線提供參考平面;

  所有信號層盡可能與地平面相鄰;

  盡量避免兩信號層直接相鄰;

  主電源盡可能與其對應地相鄰;

  兼顧層壓結構對稱。

  对于母板的层排布,现有母板很难控制平行长距离布线,对于板级工作频率在50MHZ 以上的

  (50MHZ 以下的情况可参照,适当放宽),建议排布原则:

  元件面、焊接面爲完整的地平面(屏蔽);

  無相鄰平行布線層;

  所有信號層盡可能與地平面相鄰;

  關鍵信號與地層相鄰,不跨分割區。